Questa

La vérification aide à localiser le disfonctionnement d'une conception HDL alors que la simulation HDL permet de vérifier uniquement le comportement fonctionnel (temporel).. Les assertions (ABV : Assertion-Based Verification) permettent d'exprimer de façon concise un comportement (ex: protocole de bus). Il est à noter qu'une même description dans un langage VHDL ou Verilog nécessiterait beaucoup plus de lignes de code.

Avantage de la vérification basée sur les assertions

• Les Assertions permettent de détecter les erreurs de design à la source, ce qui accroît grandement l'observabilité tout en réduisant le temps de mise au point de circuits complexes.
• Les Assertions permettent d'observer activement un design (ou un testbench) pour s'assurer du comportement correct de ceux-ci.
• Questa supporte les ABV via le SystemVerilog et le PSL. Ces deux langages standards peuvent être déployés indifféremment avec le VHDL ou le Verilog. Les ABV sont utilisables aussi bien pour les designs que pour les testbenchs.
• Les assertions et la couverture fonctionnelle sont intégrées au sein d'une même base de données, avec un interface graphique unique pour la visualisation et la génération des rapports.

 

Les produits

Pour obtenir plus d'informations sur les différentes composantes de QUESTA, cliquez sur les différents produits du graphique.

• Questa Core
  
  Questa Core est la première plateforme de vérification, basée sur les standards actuels, qui regroupe en un seul exécutable, avec une interface graphique utilisateur commune, les outils de:
  • Simulation VHDL, Verilog ou mixte (VHDL/Verilog)
  • La couverture de code
  • Mise au point avancés (Dataflow, comparaison de aveformes, ...)
  • Support des langages d'assertions (ABV): PSL et System Verilog
  • Debug d'assertions (Graphoques)
  • QVL Checker
  
  
  Questa Core conviendra parfaitement aux designers Asic et FPGA désirant utiliser les techniques des ABV pour leurs vérifications.


• Questa Prime
  
  Questa Prime par rapport à Questa Core ajoute les fonctionalités suivnates:
  • Support de tous les langages (VHDL et Verilog) ainsi que le System_C
  • Automatisation des testbenchs (TBA)
  • QVL Monitors
  • Générateur de contraintes aléatoires.
  • Couverture fonctionnelle des assertions
  • Support de OVM/UVM
  • Gestion des vérifications
  
  
  
  Questa Prime conviendra parfaitement aux designers Asic et FPGA utilisant les ABV et réalisant la couverture fonctionnelle.


• Questa Ultra
  
  Questa Ultra par rapport à Questa Prime ajoute les fonctionalités suivnates:
  • Automatisation avancée pour Testbench pour accélérer la couverture
  • Simulation (tenant compte de la consomation) pour la vérification des circuits à faible consomation
  
  
  
  Questa Ultra conviendra parfaitement aux designers concevant des circuit faible consomation et recherchant à accroître la couverture en minimisant le temps de vérification.

Documentations

Vérification fonctionnelle,le glossaire

Documentation générale sur Questa

Questa comparaison des versions

Ce produit vous intéresse ? contactez-nous

 

Haut de la page